

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-74486

(43)公開日 平成11年(1999)3月16日


(51) Int.Cl. ⁶	識別記号	FI	
H01L 27/108		H01L 27/10 651	
21/824	2	21/316 X	
21/316		27/10 4 5 1	
21/768		21/90 A	
27/10	451	27/10 6 2 1 Z	
22		審査請求 有 請求項の銀27 OL (全	15 頁)
(21)出願番号	特顯平10-176444	(71) 出願人 000005843	
		松下電子工業株式会社	
(22)出願日	平成10年(1998) 6 月23日	大阪府高槻市幸町1番1号	
		(72) 発明者 長野 能久	
(31) 仮先権主張番号	特顯平9-166991	大阪府高槻市幸町1番1号 松下電	子工業
(32)優先日	平 9 (1997) 6 月24日	株式会社内	
(33) 優先権主張国		(72)発明者 久都内 知恵	
		大阪府高槻市幸町1番1号 松下電	子工袋
		株式会社内	
		(72) 発明者 十代 勇治	
		大阪府高槻市幸町1番1号 松下電	汗工業
		株式会社内	
		(74)代理人 护理士 山木 秀策	
			に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 容量素子に作用するストレスに起因した特性 の劣化を抑制して、容量素子が優れた特性を発揮し得る 構造を有する半導体装置を提供する。

【解決手段】 半導体装置が、半導体集積回路が形成されている支持基板の上に形成された、下部電極と容量絶縁膜と上部電極とを有する容量素子と、該容量素子を覆うように形成された第1の保護絶縁膜と、該第1の保護絶縁膜の上に選択的に形成された第1の配線層と、該第1の配線層を覆うように形成された第1の配線層と、該第1の配線層を覆うように形成された、オゾンTEOS 膜からなる第2の保護絶縁膜と、該第2の保護絶縁膜に設けられた第2の口ンタクトホールを介して該第1の配線層に電気的に接続されている、該第2の保護絶縁膜の上に選択的に形成された第2の保験絶縁膜の上に選択的に形成された第2の配線層と、該第2の配線層を覆うように形成された第3の保護絶縁膜と、を備える。



1.

【特許請求の範囲】

半導体集積回路が形成されている支持基 【請求項1】 板の上に形成された、下部電極と容量絶縁膜と上部電極 とを有する容量素子と、

該容量素子を覆うように形成された第1の保護絶縁膜

該第1の保護絶縁膜に設けられた第1のコンタクトホー ルを介して該半導体集積回路及び該容量素子に電気的に 接続されている、該第1の保護絶縁膜の上に選択的に形 成された第1の配線層と、

該第1の配線層を覆うように形成された、オゾンTEO S膜からなる第2の保護絶縁膜と、

該第2の保護絶縁膜に設けられた第2のコンタクトホー ルを介して該第1の配線層に電気的に接続されている、 該第2の保護絶縁膜の上に選択的に形成された第2の配

該第2の配線層を覆うように形成された第3の保護絶縁 膜と、を備える、半導体装置。

【請求項2】 前記容量絶縁膜は、高誘電率を有する誘 電体膜、或いは強誘電体膜から形成されている、請求項 20 1 に記載の半導体装置。

【請求項3】 前記第2の配線層は、前記容量素子の少 なくとも一部を覆うように前記第2の保護絶縁膜の上に 形成されている、請求項1に記載の半導体装置。

【請求項4】 前記第3の保護絶縁膜は、酸化シリコン 膜と窒化シリコン膜との積層膜である、請求項1に記載 の半導体装置。

【請求項5】 前記第1の配線層と前記第2の保護絶縁 膜との間であって、前記容量素子が形成されている箇所 を除く領域に形成された水素供給膜を更に備えている、 請求項1に記載の半導体装置。

【請求項6】 前記第1の配線層が、チタンと窒化チタ ンとアルミニウムと窒化チタンとの積層膜、チタンと窒 化チタンとアルミニウムとの積層膜、チタンとチタンタ ングステンとアルミニウムとチタンタングステンとの積 層膜、或いはチタンとチタンタングステンとアルミニウ ムとの積層膜である、請求項1 に記載の半導体装置。

3450cm⁻¹に相当する波長に対する 【請求項7】 前記第2の保護絶縁膜のSi-OH結合吸収係数が80 0 c m⁻¹以下である、請求項1 に記載の半導体装置。

【請求項8】 前記第2の保護絶縁膜が、1×10⁷d yn/cm'以上且つ3×10'dyn/cm'以下のテ ンサイルストレスを有している、請求項1に記載の半導 体装置。

【請求項9】 前記第2の保護絶縁膜の厚さが0.3 μ m以上且つ1μm以下である、請求項1に記載の半導体 装置。

【請求項10】 前記第2の配線層が、チタンとアルミ ニウムと窒化チタンとの積層膜、チタンとアルミニウム との積層膜、或いはチタンとアルミニウムとチタンタン 50 形成する、請求項16に記載の半導体装置の製造方法。

グステンとの積層膜である、請求項1 に記載の半導体装 署

【請求項 | | | 半導体集積回路が形成されている支持 基板の上に、下部電極と容量絶縁膜と上部電極とを順次 形成して容量素子を形成する工程と、

該容量素子を覆うように第1の保護絶縁膜を形成する工 程と、

該第1の保護絶縁膜に第1のコンタクトホールを形成す る工程と、

該半導体集積回路及び該容量素子に電気的に接続する第 10 1の配線層を、該第1のコンタクトホールの中と該第1 の保護絶縁膜の上の所定の領域とに選択的に形成する工

該第1の配線層を覆う第2の保護絶縁膜をオゾンTEO S膜から形成する工程と、

該第2の保護絶縁膜に第1の熱処理を施す工程と、

該第2の保護絶縁膜に第2のコンタクトホールを形成す る工程と、

該第1の配線層に電気的に接続する第2の配線層を、該 第2のコンタクトホールの中と該第2の保護絶縁膜の上 の所定の領域とに選択的に形成する工程と、

該第2の配線層に第2の熱処理を施す工程と、

該第2の配線層を覆う第3の保護絶縁膜を形成する工程 と、を包含する、半導体装置の製造方法。

【請求項12】 前記容量絶縁膜を、高誘電率を有する 誘電体膜、或いは強誘電体膜から形成する、請求項11 に記載の半導体装置の製造方法。

【請求項13】 前記第2の配線層をマスクとして使用 して、前記第2の保護絶縁膜を、前記第1の配線層が露 30 出しない程度までエッチバックする工程を更に含む、請 求項11に記載の半導体装置の製造方法。

【請求項14】 前記第2の配線層を、前記容量素子の 少なくとも一部を覆うように前記第2の保護絶縁膜の上 に形成する、請求項11に記載の半導体装置の製造方 法。

【請求項15】 前記第3の保護絶縁膜を酸化シリコン 膜と窒化シリコン膜との積層膜として形成し、

該酸化シリコン膜を、常圧CVD法、減圧CVD法、或 いはプラズマCVD法によって、シラン、ジシラン、或 いはオゾンTEOSを用いて、テンサイルストレスを有 するように形成する、請求項11に記載の半導体装置の 製造方法。

【請求項16】 前記第1の配線層の形成後に、前記容 **量素子が形成されている領域を除く該第1の配線層の上** に水素供給膜を形成し、その後に第3の熱処理を施す工 程を更に含む、請求項11に記載の半導体装置の製造方 井

【請求項17】 前記水素供給膜を、プラズマCVD法 によって窒化シリコン膜或いは窒化酸化シリコン膜から

【請求項] 8 】 前記水素供給膜の形成後の前記第3の 熱処理が、300℃以上且つ450℃以下の温度で実施 される、請求項 | 6 に記載の半導体装置の製造方法。

【請求項19】 前記水素供給膜の形成後の前記第3の 熱処理が、酸素、窒素、アルゴン、或いはこれらの混合 ガスの雰囲気中で実施される、請求項16に記載の半導 体装置の製造方法。

【請求項20】 前記第1の保護絶縁膜を、常圧CVD 法或いは減圧CVD法によってシラン、ジシラン、或い はオゾンTEOSを用いて形成された酸化シリコン膜に 10 よって構成する、請求項11に記載の半導体装置の製造 方法。

【請求項21】 前記第1の保護絶縁膜を、常圧CVD 法或いは減圧CVD法によって形成されたリンドープ酸 化シリコン膜によって構成する、請求項11に記載の半 導体装置の製造方法。

【請求項22】 前記オゾンTEOS膜を用いて前記第 2の保護絶縁膜を形成する際のオゾン濃度を5.5%以 上に設定する、請求項11に記載の半導体装置の製造方 法。

【請求項23】 前記第1の熱処理後の前記第2の保護 絶縁膜が1×10'dyn/cm'以上且つ2×10'd yn/cm²以下のテンサイルストレスを有している。 請求項11に記載の半導体装置の製造方法。

【請求項24】 前記第1の熱処理が、300℃以上且 つ450℃以下の温度で実施される、請求項11に記載 の半導体装置の製造方法。

【請求項25】 前記第1の熱処理が、少なくとも酸素 を含む雰囲気中で実施される、請求項11に記載の半導 体装置の製造方法。

【請求項26】 前記第2の熱処理が、300℃以上且 つ450℃以下の温度で実施される、請求項11に記載 の半導体装置の製造方法。

【請求項27】 前記第2の熱処理が、窒素、アルゴ ン、及びヘリウムのうちの少なくとも1つを含む雰囲気 中で実施される、請求項11に記載の半導体装置の製造 方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、高誘電率を有する 誘電体膜或いは強誘電体膜を容量絶縁膜とする容量素子 を備える半導体装置、及びその製造方法に関する。

[0002]

【従来の技術】近年、マイクロコンピュータの高速化や 低消費電力化と共に民生用電子電気機器の機能が一段と 高度化するにつれて、その中で使用される半導体装置に おける半導体素子の微細化が、急速に進展している。そ れに伴って、電子電気機器から発生する電磁波雑音であ る不要輻射が、大きな問題となっている。

を有する誘電体(以下、「高誘電体」と称する)の膜を 容量絶縁膜として使用して大容量の容量素子を半導体素 子などに内蔵する技術が、注目を浴びている。更に、ダ イナミックRAM(DRAM)の髙集積化に伴って、容 **量絶縁膜として、従来から使用されてきた酸化シリコン** 膜或いは窒化シリコン膜に代わって、高誘電体膜を使用 する技術が、広く研究されている。

【0004】また、低電圧で動作可能で且つ高速の書き 込み及び読み出しが可能な不揮発性R AMの実用化を実 現するために、自発分極特性を有する強誘電体膜に関す る研究開発が、盛んに行われている。

【0005】上記のような特徴を備えた半導体装置を実 現する際の最重要課題は、容量素子の特性を劣化させる ことなく多層配線を実現できる構造、及びその製造プロ セスを開発することである。

【0006】以下では、図面を参照しながら、従来技術 における半導体装置の製造方法の一例を説明する。図1 0 (a)~(e)は、ある従来の半導体装置500の製 造方法の各工程を説明する断面図である。

【0007】まず、図10(a)に示すように、支持基 板1の上に、ゲート電極1及びソース/ドレイン領域3 を有するMOS電界効果トランジスタ(MOSFET) を含む集積回路4と、素子分離用の絶縁層5とを、形成 する。それらの上には層間絶縁膜6を形成し、更にその 上には、容量素子10の下部電極7となる膜を、スパッ タ法或いは電子ビーム蒸着法で形成する。続いて、その 上に、高誘電体或いは強誘電体で形成された容量絶縁膜 8 を有機金属堆積法、有機金属化学気相成長法、或いは スパッタ法で、更にその上に上部電極9となる膜をスパ ッタ法或いは電子ビーム蒸着法で、順次形成する。その 後に、上記の積層された膜7、8、及び9を所望の形状 にパターニングして、容量素子10を形成する。

【0008】次に、図10(b)に示すように、容量素 子10を覆う第1の保護絶縁膜11を層間絶縁膜6の上 に形成する。そして、第1の保護絶縁膜11を貫通して 容量素子10の下部電極7或いは上部電極9に至るコン タクトホール12、並びに第1の保護絶縁膜11と層間 絶縁膜6とを貫通してソース/ドレイン領域3などに達 するコンタクトホール13を、それぞれ形成する。そし て、導電膜を第1の保護絶縁膜11の上とコンタクトホ ール12及び13の中とにスパッタ法で形成し、更に所 定の形状にパターニングして、集積回路4と容量素子1 0とを電気的に接続する第1の配線層14を形成する。 その後に、熱処理を実施する。次に、図10(c)に示 すように、第1の配線層14を被覆する第2の保護絶縁 膜15を、これまでに形成された構造の上に形成する。 この第2の保護絶縁膜15は、プラズマ状態のオルト珪 酸テトラエチル(TEOS)を用いてプラズマCVD法 によって形成された酸化シリコン膜(以下では、「プラ 【0003】との不要輻射を低減する目的で、髙誘電率 50 ズマTEOS膜」と称する)、或いは、上記のようなプ

ラズマTEOS膜とSOG (silicon-onglass) 膜との 積層膜を、エッチバック法によってほぼ平坦化することによって、形成される。

【0009】その後に、図10(d)に示すように、第2の保護絶縁膜15を貫通して第1の配線層14に至るコンタクトホール16を形成する。そして、第1の配線層14に電気的に接続される第2の配線層17を、第2の保護絶縁膜15の上とコンタクトホール16の中とに選択的に形成し、更に熱処理を行う。

【0010】最後に、図10(e)に示すように、第2の配線層17を覆う第3の保護絶縁膜18を、これまでに形成された構造の上に形成する。以上の工程によって、従来の半導体装置500が形成される。

[0011]

【発明が解決しようとする課題】上述の従来の半導体装置500の製造方法において、第2の保護絶縁膜15を、段差を有さずに且つその上面が十分に滑らかで、十分なステップカバレッジ特性を有するように形成する必要がある。これは、もし、第2の保護絶縁膜15に段差が存在すると、その上に形成される第2の配線層17が、その段差部で途切れる恐れがあるからである。このため、プラズマTEOS膜からなる上記の従来技術による第2の保護絶縁膜15は、容量素子10の上部電極9の上に形成された第1の配線層14の上部では、その厚さh,(図10(c)参照)が約1μm以上、高誘電体膜或いは強誘電体膜で構成された容量絶縁膜8のエッジ部の上に形成された第1の保護絶縁膜11の上では、その厚さh,(図10(c)参照)が約2μm以上に、それぞれ設定される必要がある。

【0012】しかし、一般に、単位膜厚あたりの力が一定であれば、膜が厚いほど、より強いテンサイルストレスやコンプレッシブストレスが作用する。従って、上記の従来の構成のように厚い第2の保護絶縁膜15が形成されると、その下に位置する容量素子10に、大きなストレスが作用することになる。

【0013】特に、プラズマTEOS膜を使用して第2の保護絶縁膜15を形成すると、容量絶縁膜8に対してコンプレッシブストレスを作用させるために、容量絶縁膜8を構成する誘電体材料の分極を妨げる作用を及ぼす。この結果として、高誘電体膜或いは強誘電体膜で構 40成された容量絶縁膜8の物理特性が劣化する。

【0014】なお、本願明細書中で述べる「ストレス」とは、膜を縮ませる力(以下、「テンサイルストレス」と称する)、及び/或いは、膜を膨張させる力(以下、「コンプレッシブストレス」と称する)を意味する。

【0015】本発明は、上記の課題を解決するためになされたものであり、その目的は、(1)容量素子に作用するストレスに起因した特性の劣化を抑制して、容量素子が優れた特性を発揮し得る構造を有する半導体装置を提供すること、及び(2)そのような半導体装置の製造 50

方法を提供すること、である。

[0016]

【課題を解決するための手段】本発明の半導体装置は、半導体集積回路が形成されている支持基板の上に形成された、下部電極と容量絶縁膜と上部電極とを有する容量素子と、該容量素子を覆うように形成された第1の保護絶縁膜に設けられた第1の保護絶縁膜に設けられた第1のに接続されている、該第1の保護絶縁膜の上に選択的に形成された第1の配線層と、該第1の配線層を覆うように形成された、オゾンTEOS膜からなる第2の保護絶縁膜と、該第2の保護絶縁膜に設けられた第2の保護絶縁膜に設けられた第2の保護絶縁膜の上に選択的に形成された第2の保護絶縁膜の上に選択的に形成された第2の配線層と、該第2の配線層を覆うように形成された第3の保護絶縁膜と、を備えており、そのことによって上記の目的が達成される。

【0017】ある実施形態では、前記容量絶縁膜は、高 誘電率を有する誘電体膜、或いは強誘電体膜から形成さ 20 れている。

【0018】ある実施形態では、前記第2の配線層は、前記容量素子の少なくとも一部を覆うように前記第2の保護絶縁膜の上に形成されている。

【0019】前記第3の保護絶縁膜は、酸化シリコン膜と窒化シリコン膜との積層膜であり得る。

【0020】ある実施形態では、前記第1の配線層と前記第2の保護絶縁膜との間であって、前記容量素子が形成されている箇所を除く領域に形成された水素供給膜を更に備えている。

【0021】前記第1の配線層が、チタンと窒化チタンとアルミニウムと窒化チタンとの積層膜、チタンと窒化チタンとアルミニウムとの積層膜、チタンとチタンタングステンとアルミニウムとチタンタングステンとアルミニウムとの積層膜であり得る。

【0022】好ましくは、 $3450cm^{-1}$ に相当する波長に対する前記第2の保護絶縁膜のSi-OH結合吸収係数が $800cm^{-1}$ 以下である。

【0023】好ましくは、前記第2の保護絶縁膜が、1 ×10⁷ d y n / c m²以上且つ3×10⁹ d y n / c m² 以下のテンサイルストレスを有している。

【0024】好ましくは、前記第2の保護絶縁膜の厚さが 0.3μ m以上且つ 1μ m以下である。

【0025】前記第2の配線層が、チタンとアルミニウムと窒化チタンとの積層膜、チタンとアルミニウムとの 積層膜、或いはチタンとアルミニウムとチタンタングス テンとの積層膜であり得る。

【0026】本発明の半導体装置の製造方法は、半導体 集積回路が形成されている支持基板の上に、下部電極と 容量絶縁膜と上部電極とを順次形成して容量素子を形成

する工程と、該容量素子を覆うように第1の保護絶縁膜を形成する工程と、該第1の保護絶縁膜に第1のコンタクトホールを形成する工程と、該半導体集積回路及び該容量素子に電気的に接続する第1の配線層を、該第1の口ンタクトホールの中と該第1の保護絶縁膜の上の所定の領域とに選択的に形成する工程と、該第1の配線層を覆う第2の保護絶縁膜に第1の熱処理を施す工程と、該第2の保護絶縁膜に第2のコンタクトホールを形成する工程と、該第1の配線層に電気的に接続する第2の配線層を、該第2の記線層に第2のコンタクトホールの中と該第2の配線層を、該第2の記線層に第2の熱処理を施す工程と、該第2の配線層に第2の熱処理を施す工程と、該第2の配線層を覆う第3の保護絶縁膜を形成する工程と、该第2の配線層を覆う第3の保護絶縁膜を形成する工程と、を包含しており、そのととによって、前述の目的が達成される。

【0027】ある実施形態では、前記容量絶縁膜を、高 誘電率を有する誘電体膜、或いは強誘電体膜から形成す る

【0028】ある実施形態では、前記第2の配線層をマスクとして使用して、前記第2の保護絶縁膜を、前記第1の配線層が露出しない程度までエッチバックする工程を更に含む。

【0029】ある実施形態では、前記第2の配線層を、前記容量素子の少なくとも一部を覆うように前記第2の保護絶縁膜の上に形成する。

【0030】ある実施形態では、前記第3の保護絶縁膜を酸化シリコン膜と窒化シリコン膜との積層膜として形成し、該酸化シリコン膜を、常圧CVD法、減圧CVD法、或いはプラズマCVD法によって、シラン、ジシラン、或いはオゾンTEOSを用いて、テンサイルストレスを有するように形成する。

【0031】ある実施形態では、前記第1の配線層の形成後に、前記容量素子が形成されている領域を除く該第1の配線層の上に水素供給膜を形成し、その後に第3の熱処理を施す工程を更に含む。

【0032】前記水素供給膜を、プラズマCVD法によって窒化シリコン膜或いは窒化酸化シリコン膜から形成し得る。

【0033】好ましくは、前記水素供給膜の形成後の前記第3の熱処理が、300℃以上且つ450℃以下の温度で実施される。

【0034】好ましくは、前記水素供給膜の形成後の前記第3の熱処理が、酸素、窒素、アルゴン、或いはこれ ちの混合ガスの雰囲気中で実施される。

【0035】前記第1の保護絶縁膜を、常圧CVD法或いは減圧CVD法によってシラン、ジシラン、或いはオゾンTEOSを用いて形成された酸化シリコン膜によって構成し得る。

【0036】前記第1の保護絶縁膜を、常圧CVD法或 50

いは減圧CVD法によって形成されたリンドープ酸化シリコン膜によって構成し得る。

【 0 0 3 7 】好ましくは、前記オゾンTEOS膜を用いて前記第2の保護絶縁膜を形成する際のオゾン濃度を5.5%以上に設定する。

【0038】好ましくは、前記第1の熱処理後の前記第2の保護絶縁膜が1×10'dyn/cm'以上且つ2×10"dyn/cm'以下のテンサイルストレスを有している。

○ 【0039】好ましくは、前記第1の熱処理が、300 ℃以上且つ450℃以下の温度で実施される。

【0040】好ましくは、前記第1の熱処理が、少なくとも酸素を含む雰囲気中で実施される。

【0041】好ましくは、前記第2の熱処理が、300 ℃以上且つ450℃以下の温度で実施される。

【0042】好ましくは、前記第2の熱処理が、窒素、アルゴン、及びヘリウムのうちの少なくとも1つを含む雰囲気中で実施される。

【0043】上述の本発明によれば、成膜時にセルフリフローするオゾンTEOS膜を用いて第2の保護絶縁膜を形成することによって、容量素子の上方に相当する箇所であっても第2の保護絶縁膜を厚くせずに(具体的には、約1μm以下の厚さで)、段差を生じさせずにその上面を十分に滑らかにして、十分なステップカバレッジ性を得ることができる。このように形成される第2の保護絶縁膜が薄くて良いので、本発明によれば、形成される容量素子へ作用するストレスが低減される。

【0044】更に、オゾンTEOS膜を利用すれば、作用するストレスの向きがテンサイルストレスであるので、ストレスに起因した容量素子の特性劣化が抑制される

【0045】第2の配線層を、容量素子の少なくとも一部を覆うように第2の保護絶縁膜の上に形成すれば、第3の保護絶縁膜から容量素子に作用するストレスを、容量素子の上に形成された第2の配線層によって相殺することができるので、容量素子へ作用するストレスが低減される。

【0046】第3の保護絶縁膜を酸化シリコン膜と窒化シリコン膜との積層膜とすれば、成膜時に酸化シリコン膜が有するストレスがテンサイルストレスであるので、その上に、プラズマCVDで形成された大きなコンプレッシブストレスを有する窒化シリコン膜を形成することによって、第3の保護絶縁膜に印加されるストレスが相殺されて、結果的に、容量素子へ作用するストレスの影響が低減される。

【0047】また、上記のような水素供給膜を設ければ、その水素供給膜のアニール処理(熱処理)によって、その中に含まれている水素を半導体集積回路が形成されている支持基板に至るまで熱拡散させて、支持基板(半導体集積回路)が製造プロセス中で受けたダメージ

10

を回復させることができる。上記の水素供給膜として は、十分な水素を含有している窒化シリコン膜或いは窒 化酸化シリコン膜を利用することができる。また、水素 供給膜の形成後の上記アニール処理(熱処理)を、酸 素、窒素、アルゴン、或いはこれらの混合ガスの雰囲気 中で実施すれば、水素の熱拡散がスムーズに行われる。 【0048】第1の配線層及び/或いは第2の配線層を 上記のような積層膜で形成すれば、構成材料の突き抜け などが生じない髙信頼性の配線層を得ることができる。 【0049】第2の保護絶縁膜であるオゾンTEOS膜 10 において、3450 c m⁻¹に相当する波長に対するS i -OH結合吸収係数が800cm⁻¹以下であれば、オゾ ンTEOS膜の中の含有水分量をできるだけ少なくする ことができて、容量素子への水分(特にOH基やH基) の侵入や成膜工程後の熱処理によるクラックの発生を抑 制することができる。

【0050】第2の保護絶縁膜であるオゾンTEOS膜 が有するストレスが1×10'dyn/cm'以上且つ3 ×10°dyn/cm²以下のテンサイルストレスであれ ば、このオゾンTEOS膜から容量素子に印加されるス トレスに起因する容量素子への悪影響(例えば、分極の 発生の好ましくない抑制)が低減されて、容量素子の特 性が向上される。なお、この効果は、ストレスがテンサ イルストレスであることに依ることが大きく、仮にスト レスの絶対量が同じであるとしても、プラズマTEOS 膜で発生するようなコンプレッシブストレスの場合に比 べて、本発明のようなオゾンTEOS膜の場合に、容量 素子はより好ましい特性を発揮する。

【0051】また、第2の保護絶縁膜(オゾンTEOS 膜) の厚さを0. 3μm~1μmの範囲に設定して薄膜 化することによっても、オゾンTEOS膜の内部ストレ スの低減、及びそこから容量素子に印加されるストレス の低減が実現されて、容量素子の特性が向上される。ま た、第2の配線層をマスクとする第2の保護絶縁膜のエ ッチバックを行えば、容量素子の上方の領域(通常は第 2の配線層が形成されない領域である)に相当する第2 の保護絶縁膜を更に薄膜化(例えば0.5 µm以下)す ることができて、上記のストレス低減効果及びストレス に起因する特性劣化の抑制効果が、更に向上する。

【0052】また、第2の保護絶縁膜としてのオゾンT EOS膜の形成時のオゾン濃度を5.5%以上と高く設 定すれば、形成されるオゾンTEOS膜のストレスが低 減されると共に、その水分含有量が低減され、更には熱 処理時のクラックの発生も抑制されて、容量素子の特性 が向上される。

【0053】第1の保護絶縁膜を、常圧CVD法或いは 滅圧CVD法によってシラン、ジシラン、或いはオゾン TEOS膜を用いて形成された酸化シリコン膜によっ て、或いは、常圧CVD法或いは減圧CVD法によって 形成されたリンドープ酸化シリコン膜によって構成すれ 50 は、「オゾンTEOS膜」と称する)を層間絶縁膜6の

ば、信頼性のある保護絶縁膜が形成される。

【0054】第2の保護絶縁膜(オゾンTEOS膜)に 対する熱処理(第1の熱処理)を300℃以上且つ45 0℃以下の温度で実施すれば、オゾンTEOS膜の緻密 化が図れる。また、上記の熱処理を酸素を含む雰囲気中 で行えば、容量絶縁膜への酸素の供給が実現されて、容 量素子の特性が向上される。

【0055】一方、第2の配線層に対する熱処理(第2 の熱処理)を、好ましくは上記の条件で行えば、第2の 配線層の緻密化及び低ストレス化が達成される。 [0056]

【発明の実施の形態】

(第1の実施形態)図1(a)~(e)は、本発明の第 1の実施形態における半導体装置100の製造方法の各 工程を説明する断面図である。

【0057】まず、図1(a)に示すように、シリコン などの材料からなる支持基板1の上に、ゲート電極1及 びソース/ドレイン領域3を有するMOSFETなどを 含む集積回路4と、素子分離用の絶縁層5とを、形成す る。それらの上には層間絶縁膜6を形成し、更にその上 には、容量素子10の下部電極7となる膜を、スパッタ 法或いは電子ビーム蒸着法で形成する。続いて、その上 に、高誘電体或いは強誘電体で形成された容量絶縁膜8 を、有機金属堆積法、有機金属化学気相成長法、或いは スパッタ法で、更にその上に上部電極9となる膜をスパ ッタ法或いは電子ビーム蒸着法で、順次形成する。その 後に、上記の積層された膜7、8、及び9を所望の形状 にバターニングして、容量素子10を形成する。

【0058】なお、層間絶縁膜6の形成を省略して、容 量素子10を素子分離用絶縁膜5の上に直接に形成して も良い。これは、以下に説明する各実施形態でも、同様 である。

【0059】容量素子10の下部電極7及び上部電極9 は、白金、パラジウム、ルテニウム、酸化ルテニウム、 イリジウム、或いは酸化イリジウムなどを用いて形成す ることができる。また、容量絶縁膜8を高誘電体材料を 用いて構成する場合には、その比誘電率が20~500 であるような材料を使用し得る。或いは、容量絶縁膜8 を強誘電体材料を用いて構成する場合には、外部から電 圧を印加しなくても分極(残留分極: remnant polariza tion)を有する材料を使用し得る。具体的には、容量絶 縁膜8を構成する髙誘電体材料或いは強誘電体材料とし τ. Βa_{1-x}Sr_xTiO₃、SrTiO₃、Ta₂O₅、P bZr_{1-x}Ti_xO₃, SrBi₂Ta₂O₃, SrBi₂T a x N b 1-x O, 等が使用され得る。

【0060】次に、図1(b)に示すように、容量素子 10を覆う第1の保護絶縁膜111として、オゾンを含 む常圧雰囲気下でのガス状TEOSを原料ガスとして用 いた熱CVD法により、酸化シリコン膜111(以下で

30

40

上に形成する。そして、第1の保護絶縁膜111を貫通して容量素子10の下部電極7或いは上部電極9に至るコンタクトホール12、並びに第1の保護絶縁膜111と層間絶縁膜6とを貫通してソース/ドレイン領域3などに達するコンタクトホール13を、それぞれ形成する。そして、チタンと窒化チタンとアルミニウムと窒化チタンとの積層膜を、第1の保護絶縁膜111の上とコンタクトホール12及び13の中とにスパッタ法などによって形成し、更に所定の形状にパターニングして、集積回路4と容量素子10とに電気的に接続する第1の配 10線層14を形成する。

【0061】次に、図1 (c) に示すように、第1の配 線層14が形成された第1の保護絶縁膜111の上であ って容量素子10の形成箇所を除く領域に、集積回路4 に水素を供給するための水素供給膜19をブラズマCV D法によって形成する。その後に、水素供給膜 19の中 の水素を熱拡散させるために、約450℃で約1時間に 渡って酸素雰囲気中でアニール処理する。との水素供給 膜19は、例えば窒化シリコン膜或いは窒化酸化シリコ ン膜で形成され、その中に十分な水素量を有している。 【0062】上記アニール処理は、水素供給膜19から 集積回路4が作り込まれた支持基板1まで、熱拡散によ って水素を到達させて、集積回路4が容量絶縁膜の形成 時に必要な600℃以上の温度での酸素アニール工程中 にコンタクト13を形成するためのドライエッチング工 程で受けたダメージを回復させるために実施されるもの であって、その処理温度は、約300℃以上且つ約45 0℃以下であれば良い。また、酸素雰囲気に代えて、窒 素雰囲気或いはアルゴン雰囲気、または、酸素と窒素及 び/或いはアルゴンとの混合ガスなどの酸素を含む混合 ガス雰囲気の中で、アニール処理を行っても良い。

【0063】次に、第1の配線層14を被覆する第2の保護絶縁膜151としてのオゾンTEOS膜を、これまでに形成された構造の上に形成する。オゾンTEOS膜は、成膜時にセルフリフローし、且つ薄膜でありながら、段差を有さず且つその上面が十分に滑らかな、良好なステップカバレッジ特性を有する第2の保護絶縁膜151を、形成することが可能である。

【0064】上記の点を、図11(a)及び(b)を参照して更に説明する。

【0065】図11(a)は、従来のプラズマCVD法によって、基板表面51に形成されている配線パターン50を覆う酸化シリコン膜(プラズマTEOS膜)15を形成した場合の断面形状を、模式的に示している。一方、図11(b)は、本発明のようにオゾンを含む雰囲気中での熱CVD法によって、基板表面51に形成されている配線パターン50を覆う酸化シリコン膜(オゾンTEOS膜)151を形成した場合の断面形状を、模式的に示している。

【0066】プラズマCVDでは、プラズマ中(気相

中)で固体状の酸化シリコン粒が形成されて、それが基板表面51や配線パターン50の表面に付着する。従って、その付着確率は何れの場所でも均等であって、結果として、形成されるプラズマTEOS膜15は、配線パターン50の上に相当する領域52でも、隣接する配線パターン50の間に相当する領域53でも、ほぼ同じ厚さとなる。従って、形成されるプラズマTEOS膜15の上面を滑らかにしようとすれば、プラズマTEOS膜15を厚く形成する必要が生じる。

【0067】それに対して、オゾンを含む雰囲気中での 熱CVD法では、原料ガスであるガス状TEOSが基板 表面51や配線パターン50の表面で酸素と反応して、酸化シリコンが形成される。このとき、この反応は、配線パターン50の上に相当する領域52に比べて、隣接する配線パターン50の間に相当する領域53で、より発生し易い。従って、形成されるオゾンTEOS膜151は、まず領域53を埋めるように形成され、その後に次第に領域52に拡がる(セルフリフローする)。従って、オゾンTEOS膜151は、比較的薄くても、その上面が滑らかになる。

【0068】例えば、とのオゾンTEOS膜からなる第2の保護絶縁膜151の上に第2の配線層17を断線せずに形成するために必要な第2の保護絶縁膜151の厚さは、容量素子10の上部電極9の上に形成された第1の配線層14の上部では、h,(図1(c)参照)=約0.8μmとなり、高誘電体膜或いは強誘電体膜で構成された容量絶縁膜8のエッジ部の上に形成された第1の保護絶縁膜111の上では、h,(図1(c)参照)=約0.5μmとなる。従って、従来技術におけるプラズマTEOS膜によって第2の保護絶縁膜を形成する場合に比べて、かなりの薄膜化を達成しながら十分なステップカバレッジ特性を達成することが可能になる。

【0069】なお、上記のプロセスにおけるオゾンは、 活性な元素として、より低温での酸化シリコンの形成反 応を可能にする。

【0070】続いて、第1の熱処理として、約450℃で約1時間に渡って酸素雰囲気中でアニール処理を行って、第2の保護絶縁膜151であるオゾンTEOS膜を級密化させるとともに、容量素子10に酸素を供給する。

【0071】その後に、図1(d)に示すように、第2の保護絶縁膜151を貫通して第1の配線層14に至るコンタクトホール16を形成する。そして、チタンとアルミニウムと窒化チタンとの積層膜を、第2の保護絶縁膜151の上とコンタクトホール16の中とにスパッタ法などによって形成し、更に所定の形状にパターニングして、第1の配線層14に電気的に接続する第2の配線層17を形成する。その後に、第2の熱処理として約400℃で約30分間に渡って窒素雰囲気中でアニール処50 理を行い、第2の配線層17を緻密化且つ低ストレス化

する。

【0072】最後に、図1 (e) に示すように、第2の 配線層 17を覆う第3の保護絶縁膜18として、プラズ マCVD法による窒化シリコン膜をこれまでに形成され た構造の上に形成する。以上の工程によって、本発明の 第1の実施形態における半導体装置100が形成され る。

13

【0073】以上のように、第2の保護絶縁膜151と してオゾンTEOS膜を使用する本実施形態の半導体装 置100の構成によれば、十分なステップカバレッジが 10 得られるので、第2の保護絶縁膜151のうちで容量素 子10の上に位置する箇所の厚さを薄くすることができ る。これによって、容量素子10に作用するストレス が、低減される。

【0074】なお、上記の説明で設けている水素供給膜 19は、製造プロセス中に集積回路4がダメージを受け ない場合には、その形成を省略するができる。その場合 の半導体装置150の構成(断面図)を、図2に示す。 この図2に示される構成であっても、容量素子10の特 性は、図1(a)~(e)を参照して説明したプロセス で製造される構成を有する半導体装置100の特性と、 同等になる。なお、図2の構成において、図1(a)~ (e) に示したものと同じ構成要素には同じ参照番号を 付しており、その説明はここでは省略する。

【0075】先にも述べたように、上述の製造プロセス におけるオゾンTEOSの形成は、原料ガスとしてのガ ス状TEOSとオゾンとを同時に供給することによって 基板上に酸化シリコン膜を形成する熱CVD法であり、 形成時のプラズマ励起は必要とされない。

【0076】図3は、上述のようにオゾンTEOS膜か らなる第2の保護絶縁膜151を使用する場合、及び従 来技術のようにプラズマTEOS膜からなる第2の保護 絶縁膜を使用する場合の各々について、SrBi,Ta, 〇。膜を容量絶縁膜8として形成される容量素子10の 特性(具体的には、残留分極量及び絶縁耐圧)を比較す る図である。なお、図3のデータの測定にあたって、従 来技術に係わるプラズマTEOS膜としては、まず3. 4μmの厚さまで成膜した後に、レジストエッチバック 法によって 1. 5 μ m まで薄くして形成した。一方、本 発明の第1の実施形態に係わるオゾンTEOS膜は、エ 40 ッチバック法を使用することなく厚さ1μmに形成し た。

【0077】なお、図3のデータの測定において、残留 分極量は、電極面積が23μm²であって個々が上述し た構造を有する容量素子を110個並列に接続したサン プルを作成し、RT6000A Ferroelectric Testerによって 測定を行った。一方、絶縁耐圧は、上記のサンプルに対 して、HP41958によって測定を行った。

【0078】図3より、従来技術に係わるプラズマTE

量が3μC/cm²、絶縁耐圧が7 V であったのに対し て、本発明に係わるオゾンTEOS膜を使用する場合、 形成された容量素子の残留分極量が10 µC/c m²、 及び絶縁耐圧が30Vであった。これより、本発明の第 1の実施形態によれば、残留分極量に関しては7μC/ cm²、絶縁耐圧に関しては23Vの向上が実現され た。

【0079】(第2の実施形態)図4 (a)~(e) は、本発明の第2の実施形態における半導体装置200 の製造方法の各工程を説明する断面図である。本実施形 態では、第1の実施形態とは異なり、オゾンTEOS膜 による第2の保護絶縁膜151を形成した後に、第2の 配線層17をマスクとして使用して、第2の保護絶縁膜 151の所定箇所を選択的にエッチバックしている。 【0080】まず、図4(a)~(c)に示す各工程を 実施する。但し、これらの各工程は、第1の実施形態に において図1(a)~(c)を参照して説明した工程と

同様である。対応する構成要素には同じ参照番号を付し

ており、その説明はここでは省略する。

【0081】図4(a)~(c)に示す各工程の実施後 に、図4(d)に示すように、第2の保護絶縁膜151 を貫通して第1の配線層14に至るコンタクトホール1 6を形成する。そして、チタンとアルミニウムと窒化チ タンとの積層膜を、第2の保護絶縁膜151の上とコン タクトホール16の中とにスパッタ法などによって形成 し、更に所定の形状にパターニングして、第1の配線層 14に電気的に接続する第2の配線層17を形成する。 【0082】その後に、第2の配線層17をマスクとし て使用して、第2の保護絶縁膜151を、第1の配線層 14が露出しない程度までエッチバックする。その後 に、第2の熱処理として、約400℃で約30分間に渡 って窒素雰囲気中でアニール処理を行って、第2の配線 層17を緻密化且つ低ストレス化する。

【0083】最後に、図4(e)に示すように、第2の 配線層17を覆う第3の保護絶縁膜18として、プラズ マCVD法による窒化シリコン膜をこれまでに形成され た構造の上に形成する。以上の工程によって、本発明の 第2の実施形態における半導体装置200が形成され る。

【0084】一般に、第2の配線層17は、第2の保護 絶縁膜151のうちで容量素子10の上に位置する箇所 には形成されない。従って、以上のように、第2の保護 絶縁膜151としてオゾンTEOS膜を使用し、且つ、 第2の配線層17をマスクとして上記のオゾンTEOS 膜からなる第2の保護絶縁膜151をエッチバックして 得られる本実施形態の半導体装置200の構成によれ は、第2の保護絶縁膜151のうちで容量素子10の上 に位置する箇所の厚さを、第1の実施形態の半導体装置 100の構成に比べて更に薄くすることができる。これ OS膜を使用する場合、形成された容量素子の残留分極 50 によって、容量素子10に作用するストレスが、更に低

減される。

【0086】図5より、本実施形態のように第2の保護 絶縁膜151のエッチバック処理を伴う場合には、第1 の実施形態におけるエッチバック処理を伴わない場合の 特性(残留分極量10μC/cm²、及び絶縁耐圧30 V)に対して、残留分極量が12μC/cm²、及び絶 縁耐圧が40Vであった。これより、本発明の第2の実 20 施形態によれば、第1の実施形態に比べて、更に残留分 極量に関しては2μC/cm²、絶縁耐圧に関しては1 0Vの向上が実現された。

【0087】(第3の実施形態)図6(a)~(e)は、本発明の第3の実施形態における半導体装置300の製造方法の各工程を説明する断面図である。本実施形態では、第1或いは第2の実施形態とは異なり、第1の配線層14に電気的に接続される第2の配線層17を、更に容量素子10の上方に相当する領域に容量素子10を覆うように、第2の保護絶縁膜151の上に形成している。

【0088】まず、図 $6(a)\sim(c)$ に示す各工程を実施する。但し、とれらの各工程は、第1の実施形態において図 $1(a)\sim(c)$ を参照して説明した工程と同様である。対応する構成要素には同じ参照番号を付しており、その説明はとこでは省略する。

【0089】図6(a)~(c)に示す各工程の実施後に、図6(d)に示すように、第2の保護絶縁膜151を貫通して第1の配線層14に至るコンタクトホール16を形成する。そして、チタンとアルミニウムと窒化チタンとの積層膜を、第2の保護絶縁膜151の上とコンタクトホール16の中とに、スパッタ法などによって形成する。更に、この積層膜を所定の形状にパターニングして、第1の配線層14に電気的に接続する第2の配線層17を形成する。このとき、容量素子10の上方に相当する領域を全面的に覆うように、第2の配線層17をパターニングする。

【0090】その後に、第2の配線層17をマスクとして使用して、第2の保護絶縁膜151を、第1の配線層 14が露出しない程度までエッチバックする。但し、こ 14年11 1440

のエッチバック処理は、図6(d)及び図(e)に示す例のように、省略可能である。その後に、第2の熱処理として、約400℃で約30分間に渡って窒素雰囲気中でアニール処理を行って、第2の配線層17を緻密化且つ低ストレス化する。

【0091】最後に、図6(e)に示すように、第2の 配線層17を覆う第3の保護絶縁膜18として、プラズ マCVD法による窒化シリコン膜をこれまでに形成され た構造の上に形成する。以上の工程によって、本発明の 第2の実施形態における半導体装置300が形成され る。

【0092】以上のように、第2の配線層17を容量素子10の上方の領域を全面的に覆うように第2の保護絶縁膜151の上に形成すると、第3の保護絶縁膜18から容量素子10に加えられるストレスが、第2の配線層17のうちで容量素子10の上方に位置する部分によって相殺される。この結果、容量素子10に作用するストレスが、更に十分に低減される。

【0093】図7は、上述のように、第2の保護絶縁膜 151の上の第2の配線層17を容量素子10の上方を 覆うように設けている場合、及び、第1の実施形態のように、容量素子10の上方には第2の配線層17を設けない場合の各々について、SrBi,Ta,O,膜を容量 絶縁膜8として形成される容量素子10の特性(具体的には、残留分極量及び絶縁耐圧)を比較する図である。 なお、図7のデータの測定にあたって、オゾンTEOS 膜からなる第2の保護絶縁膜151としては、何れも厚さ1μmに形成した。また、残留分極量及び絶縁耐圧の 測定方法・条件は、図3のデータの測定時と同様である。

【0094】図7より、本実施形態のように第2の保護 絶縁膜151の上の第2の配線層17を容量素子10の上方を覆うように設けている場合には、第1の実施形態における容量素子10の上方に第2の配線層17が存在しない場合の特性(残留分極量10μC/cm²、及び絶縁耐圧30V)に対して、残留分極量が14μC/cm²、及び絶縁耐圧が40Vであった。これより、本発明の第3の実施形態によれば、第1の実施形態に比べて、更に残留分極量に関しては4μC/cm²、絶縁耐圧に関しては10Vの向上が実現された。

【0095】なお、上記の第3の実施形態の説明では、容量素子10の上方を全面的に覆うように第2の配線層17を形成しているが、その代わりに、容量素子10の上方の少なくとも一部を覆うように第2の配線層17を形成すれば、上記と同様の効果が得られる。例えば、図8(a)の上面図(図6(e)で得られる構成の上面図)に示すように、第2の保護絶縁膜151の上の第2の配線層17を容量素子10の上方を全面的に覆うように設ける代わりに、図8(b)の上面図に示すように、第2の配線層17を容量素子10の上方の領域にジグザ

ク状に形成したり、或いは図8 (c)の上面図に示すように、第2の配線層17を容量素子10の上方の領域にメッシュ状に形成しても良い。

17

【0096】以上の説明した第1~第3の実施形態の何れか2つ、或いは全3つを組み合わせることも、可能である。

【0097】また、以上の説明では、第3の保護絶縁膜 18として窒化シリコン膜を使用しているが、これに代えて酸化シリコン膜と窒化シリコン膜との積層膜を使用 すれば、容量素子10の特性が更に向上される。具体的 10には、酸化シリコン膜を、テンサイルストレスを有する 状態で形成し、その上に、一般に大きなコンプレッシブストレスを有する窒化シリコン膜を形成することによって、第3の保護絶縁膜18のストレスを、全体的に相殺 することが可能になる。これによって、ストレスの影響 が、容量素子10にまで及ぼされなくなる。

【0098】なお、上記の第3の保護絶縁膜18としての酸化シリコン膜と窒化シリコン膜との積層膜は、シランガスを用いた常圧CVD法、減圧CVD法、或いはブラズマCVD法によって形成され得る。また、オゾンTEOSを用いた酸化シリコン膜を常圧CVD法或いは減圧CVD法によって形成し、その上にプラズマCVD法によって窒化シリコン膜を形成しても良い。

【0099】図9は、第3の保護絶縁膜18として単層の窒化シリコン膜を形成している場合、及び、上述のように酸化シリコン膜と窒化シリコン膜との積層膜を形成している場合の各々について、SrBi,Ta,O,膜を容量絶縁膜8として形成される容量素子10の特性(具体的には、残留分極量及び絶縁耐圧)を比較する図である。なお、図9のデータの測定にあたって、第3の保護 30 絶縁膜18を単層の窒化シリコン膜で形成した場合には、ブラズマCVD法で厚さ0.8μmに形成した。一方、第3の保護絶縁膜18を酸化シリコン膜と窒化シリコン膜との積層膜として形成した場合には、まず常圧CVD法で厚さ0.1μmの酸化シリコン膜を形成し、その上にプラズマCVD法で厚さ0.8μmの窒化シリコン膜を形成した。また、残留分極量及び絶縁耐圧の測定方法・条件は、図3のデータの測定時と同様である。

【0100】図9より、第3の保護絶縁膜18が酸化シリコン膜と窒化シリコン膜との積層膜である場合には、第3の保護絶縁膜18が単層の窒化シリコン膜である場合の特性(残留分極量10μC/cm²、及び絶縁耐圧30V)に対して、残留分極量は同じレベルであるものの絶縁耐圧が40Vに向上した。これより、第3の保護絶縁膜18を酸化シリコン膜と窒化シリコン膜との積層膜とすることによって、第1の実施形態に比べて、絶縁耐圧に関しては10Vの向上が実現された。

【0101】このような積層膜としての第3の保護絶縁膜18は、これまでに述べた第1~第3の実施形態の各構成に組み合わせることが可能である。

【0102】上記の各実施形態の説明では、第1の保護 絶縁膜111としてオゾンTEOS膜を用いているが、 常圧CVD法或いは減圧CVD法によってシラン或いは ジシランを用いて形成した酸化シリコン膜、或いは、そ れに更にリンドープ処理を施した酸化シリコン膜を用い ることも、可能である。

【0103】また、上記の各実施形態の説明では、第1 の配線層 14としてチタンと窒化チタンとアルミニウム と窒化チタンとの積層膜を用いているが、その他に、チ タンと窒化チタンとアルミニウムとの積層膜、チタンと チタンタングステンとアルミニウムとチタンタングステ ンとの積層膜、或いはチタンとチタンタングステンとア ルミニウムとの積層膜を使用することも、可能である。 【0104】本発明における第2の保護絶縁膜151で あるオゾンTEOS膜は、3450cm-1に相当する波 長に対するSi-〇H結合吸収係数が、800cm-1以 下であることが望ましい。このようにオゾンTEOS膜 の中の含有水分量をできるだけ少なくすると、容量素子 10の特性劣化の原因となる水分、特にOH基やH基の 容量素子10への侵入を抑制し、成膜工程後の熱処理に よるクラックの発生を抑制することができる。これによ って、容量素子10の特性が更に向上される。本発明に おける第2の保護絶縁膜151であるオゾンTEOS膜 が有するストレスは、1×10'dyn/cm'以上且つ 3×10°dyn/cm²以下のテンサイルストレスであ ることが望ましい。これにより、オゾンTEOS膜から 容量素子に印加されるストレスに起因する容量素子への 悪影響(例えば、分極の発生の好ましくない抑制)が低 減されて、容量素子の特性が向上される。この範囲以外 のストレスが印加されると、ストレスに起因する容量素 子10の特性劣化が生じやすい。

【0105】なお、この効果は、ストレスがテンサイルストレスであることに依ることが大きく、仮にストレスの絶対量が同じであるとしても、プラズマTEOS膜で発生するようなコンプレッシブストレスの場合に比べて、本発明のようなオゾンTEOS膜の場合に、容量素子は、より好ましい特性を発揮する。

【0106】オゾンTEOS膜におけるストレスがテンサイルストレスであるのは、以下のようなメカニズムによると考えられる。すなわち、成膜時に、基板表面でTEOSガスとオゾンとが反応して酸化シリコンが形成されるが、この過程で体積の縮小(すなわち、TEOSガスの体積とオゾンの体積との合計値よりも、形成される酸化シリコン、すなわちオゾンTEOS膜の体積が小さくなる)が生じる。更に、その後の熱処理によって、形成されたオゾンTEOS膜の緻密化が生じて、膜が更に縮小する。これによって、オゾンTEOS膜がテンサイルストレスを有するようになり、これに伴って、下部に位置する容量素子10の容量絶縁膜8にも同様のテンサイルストレスが作用する。

【0107】とれに対して、ブラズマTEOS膜の場合には、気相中で形成された固体粒子としての酸化シリコンが堆積するので、基板上での体積縮小が生じない。また、固体状の酸化シリコンは緻密に堆積し、その後に膨張しようとする。この結果、ブラズマTEOS膜はコンプレッシブストレスを有すると考えられる。容量素子10の容量絶縁膜(誘電体膜)8にコンプレッシブストレスが作用すると、上部電極9と下部電極7とを結ぶ方向の(すなわち、基板に垂直な方向における)分極の発生が抑制され、これによって容量素子の特性の劣化が引き起こされると考えられる。

【0108】更に、本発明における第2の保護絶縁膜 151であるオゾンTEOS膜の厚さは、 0.3μ m以上且つ 1μ m以下であることが望ましい。オゾンTEOS膜(第2の保護絶縁膜 151)の厚さが 1μ m以上になると、オゾンTEOS膜が有するストレスが大きくなって、ストレスに起因する容量素子10の特性劣化が生じる可能性が発生し、且つ後工程における第10 熱処理によってクラックが発生しやすくなる。一方、オゾンTEOS膜(第2の保護絶縁膜 151)の厚さが 0.3μ m以下になると、十分なステップカバレッジが得られなくなり、また、第2の配線層 17を加工する際のエッチング残さが発生する可能性がある。

【0109】更に、本発明における第2の保護絶縁膜151であるオゾンTEOS膜の成膜時のオゾン濃度は、5.5%以上であることが望ましい。オゾン濃度を5.5%以上に高く設定することによって、オゾンTEOS膜自身のストレスを低減することができるとともに、その水分含有量の低減及び熱処理によるクラック発生の抑制などの効果を得ることが可能になって、容量素子10 30の特性が更に向上される。

【0110】上記の説明では、第1の熱処理工程の熱処理温度を450℃としているが、300℃以上且つ450℃以下であればよい。この温度範囲であれば、オゾンTEOSを用いて形成された酸化シリコン膜の緻密化が可能になって、容量素子10の特性が更に向上される。また、第1の熱処理工程の処理雰囲気は、上述の酸素雰囲気に代えて、酸素と他のガスとの混合雰囲気を使用することも可能である。これによって、容量絶縁膜8への酸素の供給が可能になって、容量素子10の特性が更に40向上される。

【0111】第1の熱処理工程の実施後には、第2の保護絶縁膜151であるオゾンTEOS膜が、1×10⁷ dyn/cm²以上且つ2×10⁹ dyn/cm²以下のテンサイルストレスを有していることが望ましい。すなわち、熱処理によってオゾンTEOS膜(第2の保護絶縁膜)151の体積縮小が生じても、そのストレスが上記の範囲内に収まっていれば、容量素子10に作用するストレスが低減され、且つストレスに起因する容量素子の特性劣化の抑制される。

20

【0112】また、上記の各実施形態の説明では、第2の配線層17としてチタンとアルミニウムと窒化チタンとの積層膜を用いているが、チタンとアルミニウムとの積層膜、或いはチタンとアルミニウムとチタンタングステンとの積層膜を使用しても、同様の効果を得ることができる。

【0113】上述の説明では、第2の熱処理工程の熱処理温度を400℃としているが、300℃以上且つ450℃以下であればよい。この温度範囲であれば、第2の配線層17の緻密化及び低ストレス化が可能になる。また、第2の熱処理工程の処理雰囲気を、上述の窒素雰囲気に代えて、アルゴン雰囲気、ヘリウム雰囲気、或いは窒素とこれらのガスとの混合雰囲気としても、同様に第2の配線層17の緻密化及び低ストレス化という効果が得られる。

[0114]

【発明の効果】以上のように、本発明によれば、容量素子に作用するストレスが低減され、且つその方向がテンサイルストレスとなるのでストレスに起因する容量素子の特性劣化が抑制されて、優れた特性を有する容量素子が形成される。この結果、多層配線を使用しても、優れた信頼性を得ることができる。

【図面の簡単な説明】

【図1】(a)~(e)は、本発明の第1の実施形態に おける半導体装置の製造方法の各工程を説明する断面図 である。

【図2】本発明の第1の実施形態における半導体装置の 改変された構成を示す断面図である。

【図3】本発明の第1の実施形態における半導体装置に 含まれる容量素子の特性を説明する比較図である。

【図4】(a)~(e)は、本発明の第2の実施形態における半導体装置の製造方法の各工程を説明する断面図である

【図5】本発明の第2の実施形態における半導体装置に 含まれる容量素子の特性を説明する比較図である。

【図6】(a)~(e)は、本発明の第3の実施形態に おける半導体装置の製造方法の各工程を説明する断面図 である。

【図7】本発明の第3の実施形態における半導体装置に 含まれる容量素子の特性を説明する比較図である。

【図8】(a)は、本発明の第3の実施形態における半 導体装置のある構成を示す上面図であり、(b)及び

(c)は、本発明の第3の実施形態における半導体装置の改変された構成をそれぞれ示す上面図である。

【図9】本発明の半導体装置に含まれる容量素子の特性 を説明する比較図である。

【図10】(a)~(e)は、従来の半導体装置の製造方法の各工程を説明する断面図である。

【図11】(a)は、従来のプラズマCVD法によっ

50 て、基板表面に形成されている配線パターンを覆う酸化

シリコン膜(プラズマTEOS膜)を形成した場合の断 面形状を、模式的に示す図であり、(b)は、本発明の ようにオゾンを含む雰囲気中での熱CVD法によって、 基板表面に形成されている配線パターンを覆う酸化シリ コン膜(オゾンTEOS膜)を形成した場合の断面形状 を、模式的に示す図である。

【符号の説明】

- 1 支持基板
- 2 ゲート
- 3 ソース/ドレイン
- 4 集積回路
- 5 素子分離用絶縁膜
- 6 層間絶縁膜

* 7 容量素子の下部電極


- 8 容量絶縁膜
- 9 容量素子の上部電極
- 10 容量素子
- 12、13、16 コンタクトホール
- 14 第1の配線層
- 17 第2の配線層
- 18 第3の保護絶縁膜


[図2]


- 19 水素供給膜
- 111 第1の保護絶縁膜 10
 - 15 第2の保護絶縁膜(プラズマTEOS膜)
 - 151 第2の保護絶縁膜(オゾンTEOS膜)
- 100、150、200、300、500 半導体装置


【図1】

















100




【図5】




【図3】






【図7】




【図8】


(o) 17 9 10


(b) 9 10





【図10】














<u>500</u>

[図9]



【図11】





フロントページの続き

(72)発明者 上本 康裕 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 (72)発明者 藤井 英治

大阪府髙槻市幸町1番1号 松下電子工業 株式会社内